• Àü±¹ ½ÅÀÔ Çз¹«°ü Á¤±ÔÁ÷
    ÀϹݡ¤¹ýÀοµ¾÷, ¿µ¾÷°ü¸®¡¤¿µ¾÷Áö¿ø, ¿µ¾÷±âȹ, ÇØ¿Ü¿µ¾÷, Àü»ê¡¤IT±â¼úÁö¿ø, IT¡¤¹®È­¡¤Á÷¾÷°­»ç, ¿¬±¸¿ø¡¤¿¬±¸°³¹ß, ÅõÀÚ¡¤ºÐ¼®¡¤Áõ±Ç¡¤¿Üȯ, Á¶»ç¡¤ºÐ¼®¡¤Åë°è, ºòµ¥ÀÌÅÍ¡¤AI(ÀΰøÁö´É), ÀÀ¿ëÇÁ·Î±×·¡¸Ó
    ~10.10 (±Ý)(19ÀÏÀü ¼öÁ¤)
  • (ÁÖ)Å×Å©¿Â
    ¿¬±¸¿ø ¸ðÁý
    °æ±â ºÎõ½Ã ¼Ò»ç±¸ °æ·Â¹«°ü ´ëÁ¹¡è Á¤±ÔÁ÷
    Àü»ê¡¤IT±â¼úÁö¿ø
    »ó½Ã(2025.07.24 µî·Ï)
  • ÈÞ¸Õ¸®½ºÆå
    FPGA °æ·ÂÁ÷
    ´ëÀü À¯¼º±¸ °æ·Â 3³â¡è ÃÊ´ëÁ¹¡è Á¤±ÔÁ÷
    ¼ÒÇÁÆ®¿þ¾î¡¤Çϵå¿þ¾î, Åë½Å¡¤¸ð¹ÙÀÏ, Àü»ê¡¤IT±â¼úÁö¿ø
    ~09.25 (¸ñ)(2025.07.27 µî·Ï)

óÀ½ÆäÀÌÁöÀÌÀüÆäÀÌÁö45678910111213´ÙÀ½ÆäÀÌÁö¸¶Áö¸·ÆäÀÌÁö