• FPGA °³¹ßÀÚ
    5³â¡è ´ëÁ¹ÀÌ»ó °æ±â>¼º³²½Ã ºÐ´ç±¸ Á¤±ÔÁ÷
    ±â¼ú¿µ¾÷, °æ¿µ¡¤±âȹ¡¤Àü·«, ERP¡¤½Ã½ºÅۺм®¡¤¼³°è
    ä¿ë½Ã(16ÀÏÀü µî·Ï)
  • ¾ð´õµ¶½º(ÁÖ)
    ½ÅÀÔ/(¿¬Â÷¹«°ü) Çз¹«°ü ¼­¿ï>Á¾·Î±¸ Á¤±ÔÁ÷
    ÀÓ¿ø¡¤°æ¿µºÐ¼®¡¤ÄÁ¼³ÆÃ, ¸¶ÄÉÆÃ, ÄÁÅÙÃ÷¡¤»çÀÌÆ®¿î¿µ
    »ó½Ã(2024.07.19 ¼öÁ¤)
  • (ÁÖ)¼¼½ºÄÚ
    ½ÅÀÔ/(¿¬Â÷¹«°ü) ´ëÁ¹ÀÌ»ó ¼­¿ï>°­µ¿±¸ Á¤±ÔÁ÷
    ³×Æ®¿öÅ©¡¤¼­¹ö¡¤º¸¾È, ÀϹݻ繫¡¤»ç¹«Áö¿ø, °æ¿µ¡¤±âȹ¡¤Àü·«
    ~01.19 (ÀÏ)(6ÀÏÀü µî·Ï)

óÀ½ÆäÀÌÁöÀÌÀüÆäÀÌÁö246247248249250251252253254255256´ÙÀ½ÆäÀÌÁö¸¶Áö¸·ÆäÀÌÁö