ÀÎÅ©·çÆ®
ÅëÇÕ°Ë»ö
°Ë»ö
·Î±×ÀÎ
ȸ¿ø°¡ÀÔ
±â¾÷¼ºñ½º
±â¾÷ Ȩ
°ø°íµî·Ï
°ø°í°ü¸®
ÀÎÀç°Ë»ö
½º¸¶Æ®¿ÀÆÛ
¼È·ÏN
ÀÎÀû¼º°Ë»ç
HR ÀλçÀÌÆ®
»óǰ ¾È³»
ȸ¿øÁ¤º¸°ü¸®
ÅëÇÕ°Ë»ö
ä¿ëÁ¤º¸
±â¾÷Á¤º¸
ÀÚ·á½Ç
ÃßõÁ÷Á¾
#FPGA
#FPGA
2
°³
ä¿ëÁ¤º¸
(ÁÖ)ÇÏÀ̽ºÆ®ÄÁ¼³ÆÃ±×·ì
°ü½É±â¾÷
FPGA
RTL ¼³°èÀÚ
½ºÅ©·¦
°æ±â ¼º³²½Ã ¼öÁ¤±¸
°æ·Â 7³â¡è
´ëÁ¹¡è
Á¤±ÔÁ÷
ÀüÀÚ¡¤¹ÝµµÃ¼
ä¿ë½Ã
(2ÀÏÀü µî·Ï)
¹Ù·ÎÁö¿ø
ÈÞ¸Õ¸®½ºÆå
°ü½É±â¾÷
FPGA
¼³°è ¿£Áö´Ï¾î
½ºÅ©·¦
°æ±â ¼º³²½Ã Áß¿ø±¸
°æ·Â 10~15³â
ÃÊ´ëÁ¹¡è
Á¤±ÔÁ÷
¼ÒÇÁÆ®¿þ¾î¡¤Çϵå¿þ¾î,
Åë½Å¡¤³×Æ®¿öÅ©
ä¿ë½Ã
(2026.04.14 µî·Ï)
¹Ù·ÎÁö¿ø
(ÁÖ)¼Ö·ç¼ÇÀÎÄÚÆÛ·¹ÀÌÆ¼µå
°ü½É±â¾÷
µð½ºÇ÷¹ÀÌ Test Àåºñ Á¦Á¶(±èõ)
FPGA
FW engineer(¼±ÀÓ~¼ö¼®)
½ºÅ©·¦
°æºÏ ±èõ½Ã
°æ·Â 5~20³â
ÃÊ´ëÁ¹
Á¤±ÔÁ÷
¿¬±¸°³¹ß¡¤R&D,
ÀüÀÚ¡¤¹ÝµµÃ¼
~06.14 (ÀÏ)
(21ÀÏÀü ¼öÁ¤)
¹Ù·ÎÁö¿ø
(ÁÖ)±×¸®µåÅ¥¾î
°ü½É±â¾÷
FPGA
/MCU ¿£Áö´Ï¾î TFDR ±â¹Ý ÄÉÀ̺í Áø´Ü Çϵå¿þ¾î °³¹ß ä¿ë
½ºÅ©·¦
°æ±â ¼º³²½Ã ¼öÁ¤±¸
½ÅÀÔ
¼®»ç¡è
Á¤±ÔÁ÷
ÀüÀÚ¡¤¹ÝµµÃ¼,
¼ÒÇÁÆ®¿þ¾î¡¤Çϵå¿þ¾î
~06.25 (¸ñ)
(16ÀÏÀü µî·Ï)
¹Ù·ÎÁö¿ø
(ÁÖ)¸®¹öÆ®·Ð
°ü½É±â¾÷
¿ì¼ö±â¾÷
[Á¤±ÔÁ÷]
FPGA
, ÀÓº£µðµå S/W, AI ¹ÝµµÃ¼ ¼³°è
½ºÅ©·¦
¼¿ï ¿µµîÆ÷±¸
°æ·Â¹«°ü
´ëÁ¹
Á¤±ÔÁ÷
¼ÒÇÁÆ®¿þ¾î¡¤Çϵå¿þ¾î,
½Ã½ºÅÛ¿£Áö´Ï¾î,
IT±â¼úÁö¿ø
~06.30 (È)
(22ÀÏÀü ¼öÁ¤)
¹Ù·ÎÁö¿ø
ä¿ëÁ¤º¸ ´õº¸±â
ÀÔ»çÁö¿øÇϸé ÁÁÀº ÀÌÀ¯
¾ÆÀÌ¿Í ÇÔ²² Ãâ±ÙÇØ¿ä
¿ö¶óº§ Good
ÁÖ 4ÀÏ ±Ù¹«
KOSPI »óÀå
Áö±Ý HOTÇÑ Ã¤¿ë
±æ»óâÈÖ(À¯)
ÀüÅë°ÇÃà¼ö¸®±â¼úÁøÈïÀç´Ü
HDCÇö´ëEP (ÁÖ)
Çѱ¹»ê¾÷ÀºÇà
¿¤ÁöÀüÀÚ
ÄÚ·¹ÀÏ³×Æ®¿÷½º(ÁÖ)
Çѱ¹±¹Á¦Çù·Â´Ü
¾ÆÀÌÆÄÅ©¸ô ÁÖ½Äȸ»ç
À¯ÇÑÅ´¹ú¸®(ÁÖ)
Á¦ÁÖÆ¯º°ÀÚÄ¡µµÃ»
¸ÇÀ§·Î